锁相环

出自维基百科,自由个百科全书

锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制原理实现个频率搭相位个同步技术,渠个作用是拿电路输出个时钟搭渠个外部个参考时钟保持同步。