电路布局验证

电路布局验证（layout versus schematic, LVS）是一种电子设计自动化（electronic design automation, EDA）工具，渠个功能为验证特定集成电路搭渠个原始电路设计之间个差异有无异常。