File:4-fach-NAND-C10.JPG
本预览个尺寸:481×600像素。 其他分辨率:192×240像素 | 385×480像素 | 967×1,206像素。
原始文件 (967×1,206像素,文件大小:1.6 MB,MIME类型:image/jpeg)
文件历史
揿一个日脚/辰光来望当时出现过个文件。
日脚 / 辰光 | 微缩图 | 维度 | 用户 | 备注 | |
---|---|---|---|---|---|
当前 | 2012年4月10号 (两) 23:12 | 967 × 1,206(1.6 MB) | Dgarte | {{Information |Description=4-faches Nand-Gatter der Transistor-Transistor-Logik |Source={{own}} |Date= 1968 |Author= Dgarte |Permission= |other_versions= }} |
文件用法
下向许20张用着箇文件:
全域文件用场
下底个其他wiki使用箇只文件:
- ar.wikipedia.org上个用途
- bn.wikipedia.org上个用途
- ca.wikipedia.org上个用途
- cs.wikipedia.org上个用途
- de.wikipedia.org上个用途
- en.wikipedia.org上个用途
- Semiconductor device fabrication
- Semiconductor
- Moore's law
- Semiconductor industry
- 90 nm process
- 65 nm process
- International Technology Roadmap for Semiconductors
- ZMDI
- 32 nm process
- Transistor count
- 22 nm process
- 130 nm process
- 180 nm process
- Template:Semiconductor manufacturing processes
- 14 nm process
- 250 nm process
- 800 nm process
- 1 μm process
- 1.5 μm process
- 3 μm process
- 10 µm process
- 600 nm process
- 350 nm process
- Die shrink
- 10 nm process
- 45 nm process
- 5 nm process
- 7 nm process
查看本文件个更多全域用途。